Dieses Buch liefert praxisnahe Techniken zur Optimierung von Yield und Zuverlässigkeit bei Nanometer-CMOS-Digitalschaltungen, behandelt statistische Entwurfsansätze, Soft‑Error‑Simulationen sowie adaptive Body‑Bias‑Strategien und negative Kapazitätskreise.